咸宁信息港

当前位置:

台积电格罗方德三星半导体制程工艺优劣比较

2019/08/15 来源:咸宁信息港

导读

前面说了一大堆,无非论证了,除了大家熟悉的xx纳米(线宽)越小制程越先进,评价目前半导体制程水平还有两点:Poly/SiON栅极和HKMG栅

  前面说了一大堆,无非论证了,除了大家熟悉的xx纳米(线宽)越小制程越先进,评价目前半导体制程水平还有两点:Poly/SiON栅极和HKMG栅极的档次差距,以及如果同样是HKMG栅极的情况下,采用前栅极工艺(gate-first)和后栅极工艺(gate-last)对芯片在实际应用时的影响。

  这里再总结一下:

  (1)与poly/SiON相比,使用HKMG栅极,晶体管能做的更小,漏电也更少

  (2)在高性能/低功耗方面,使用后栅极工艺HKMG栅极的芯片较好

  可能大家会提到FinEFT即 D晶体管,这个是整个晶体管层面上的创新(三栅极晶体管),而之前我们讨论的、无论是关于HKMG栅极和poly/SiON栅极,还是gate-first/gate-last工艺,创新仅仅局限在传统晶体管的栅极上。考虑到目前只有Intel 一家实现了 D晶体管的大规模量产和实用,其他厂商完全与其不在一个档次上,而此文的主要目的是比较台积电、Globalfoundries、三星目前半导体制程工艺的优劣,所以就不再深究FinEFT的影响了。

  台积电28nm制程工艺分布情况

  台积电目前四种适应不同市场定位设备的28nm工艺,其中HP、HPL、HPM皆采用了HKMG栅极和后栅极工艺,而LP采用了poly/SiON栅极和前栅极工艺。所以,综合来看,HPM,LP差。

  参照上图,性能方面HPM>HP>HPL>LP,漏电HPL<HPM<LP<HP。

  实用层面,高通MSM8960 Snapdragon S4使用的就是28nm LP工艺,而红米吹嘘的联发科四核芯片MT6589T也是台积电差的28nm LP工艺。

  HPM的实用典范则是高通的骁龙800。近MTK(联发科)发展势头惊人,已经曝光的下一代四核芯片MT6588和八核芯片MT6592将采用台积电28nm级别综合的HPM工艺。

  英伟达A15核心的Tegra 4使用的是漏电少的HPL,看来为了控制A15的功耗,英伟达也只有在制程工艺上弥补了。

  GlobalFoundries的28/ 2nm 制程工艺情况

易鑫获农行100亿资金支持
他们在一起影响了互联网的半壁江山!
深圳新制造知识管理
标签

友情链接